大学堂
我的
  • 本课程为精品课，您可以登录eeworld继续观看：
  • 优先级反置
  • 继续观看

课程介绍共计128课时，1天5小时17分12秒

操作系统(RISC-V)
操作系统是计算机系统中负责管理各种软硬件资源的核心系统软件，为应用软件运行提供良好的环境。掌握操作系统的基本原理及其核心技术是研究型大学计算机专业本科毕业生的基本要求。 本课程是计算机专业核心课，以主流操作系统为实例，以教学操作系统ucore为实验环境，讲授操作系统的概念、基本原理和实现技术，为学生从事操作系统软件研究和开发，以及充分利用操作系统功能进行应用软件研究和开发打下扎实的基础。
上传者：Lemontree
猜你喜欢
热门下载
【美信】MAX17135 带有VCOM放大器和温度传感器的多输出DC-DC电源
Subspace methods for system identification-2005系统辨识的子空间方法
别踩白块stm32源程序
DAC0800.PDF
传感器及其应用
MSP430芯片资料
polar cits25 软件 完整破解版
图像特征识别方法研究
D类放大器及EMI抑制
压缩空气储能技术原理_陈海生
热门帖子
北京小伙伴们有福了：提前预约享受3天免费使用益莱储开放实验室
众所周知，益莱储是一家全球领先的测试设备租赁服务提供商。除设备租赁外，益莱储还有一项重要的业务：开放实验室。一提到开放实验室，大家都会想到是德科技（Keysight），是德的实验室是全球第一家面向客户开放的测试实验室。可为用户提供各种测试实验。益莱储拥有强大的库存设备，覆盖100多个国家及地区的服务机构，优秀的技术专家团队及灵活的租赁解决方案。基于此，益莱储的开放实验室也一直在运行中，为短期使用的用户提供便捷服务。开放实验室使用：客户提前3~5天预约，确认使用
eric_wang
【FPGA技术】时序设计的可靠性保障措施
（1）时钟偏差要加以控制在同步电路里，时钟信号要连接到所有的寄存器，触发器以及锁存器等器件上。这些巨大的负载就象一个大电容加在时钟线上，再加上时钟线本身的分布电容和电阻，这样时钟线就象分布的RC线。由于RC线的延时是线长的函数，这样就使得连到同一根时钟线上的时钟由于距离时钟源的远近不一而产生不同的延时。因而造成了同一时钟到达各个器件的时间不一致，使得各个以时钟为基准器件的动作也不一致，而造成时序上的混乱。这就是同步电路时钟偏差。要让同步电路可靠地运行，就要对时钟偏差进行控制，以使
eeleader
什么是集成电路布图设计
什么是集成电路布图设计集成电路布图设计，是指集成电路中至少有一个是有源元件的两个以上元件和部分或者全部互连线路的三维配置，或者为制造集成电路而准备的上述三维配置。集成电路，是指半导体集成电路，即以半导体材料为基片，将至少有一个是有源元件的两个以上元件和部分或者全部互连线路集成在基片之中或者基片之上，以执行某种电子功能的中间产品或者最终产品。什么是集成电路布图设计解释的很到位
newlooking
【视频】关于SoC FPGA的基础结构知识
http://wl.altera.com/customertra...t_CN/launcher.html#Description:在这个培训中您将接触到theCyclone®V,Arria®V,以及Arria10SoC器件中的硬件处理器子系统(HPS)。我们会讨论AMBA®AXI连接,第三层和第四层的内部互连，以及HPS中的不同类型的存储单元。SkillsRequired:-关于FPGA的基础结
chenzhufly
Spartan-6 FPGA 嵌入式套件产品信息简介
利用FPGA实现嵌入式处理已经成为越来越多的应用中不可或缺的一部分，如工业网络和视频应用以及工业与航空航天和军用产品市场上的闭环控制系统。并行处理性能，设计重用，设计风险和产品过时的缓解，由更高集成度带来的更低的成本、重量、面积和功耗，这些价值（通过继续采用越来越小的工艺节点，它会变得越来越有吸引力）都引向了一个似乎无法避免的结论-FPGA将成为这些市场中未来嵌入式设计的首选平台。Spartan-6FPGA嵌入式套件基于Spartan-6LX45TFPGA，该套件包含嵌
心仪
USB枚举过程求助
现在做的UTMI高速接口芯片，我现在正在对他进行测试，我用FPGA模拟设备，然后外接UTMI与电脑进行通信，握手过程和枚举的第一个阶段没有问题，但是到了Set_address的时候，电脑竟然只发送了2个SOF后就不再发送SOF了，并且后面不再有任何数据，这个问题一直卡着我过不去，不知道为什么。请有做过的高手帮忙解答一下。之前数据传输没有问题，电脑对我的数据都作出了正确的应答。USB枚举过程求助
eeleader
网友正在看