fpga设计中提到的布局布线约束是指什么呢,是时序约束么
这个问题,我看是一个坛有给夏老师的提出的问题.我拿到这里,让各位高手来辩论一下,让我们彻底明白这个问题!fpga设计中提到的布局布线约束是指什么呢,是时序约束么顶!我个人理解FPGA的布局布线约束就是指时序约束.所谓时序约束就是要求:从一个D触发器到另一个触发器时间延迟不能超过时钟周期!呵呵。。BZ一般都是自问自答呀。。。。看来这块的高手都不想出来了。。不过小弟还是帮顶吧。。。又多学习了。。。。。。BZ对这块的贡献很大哦。。。回复沙发eelead