本课程为精品课,您可以登录eeworld继续观看: 反相器的负载电容继续观看 课时1:集成电路技术的意义 课时2:开关和逻辑 课时3:静态互补CMOS逻辑原理 课时4:静态互补CMOS逻辑门的设计和本节小结 课时5:集成电路工艺 课时6:集成电路版图 课时7:Scaling Down 课时8:MOS管原理 课时9:阈值电压 课时10:MOS管的基本电流方程 课时11:沟道长度调制效应 课时12:速度饱和 课时13:MOS管的手工分析模型 课时14:MOS管的电容 课时15:体效应 课时16:短沟效应、DIBL和本节小结 课时17:亚阈值电流 课时18:栅氧漏电流 课时19:扩散区pn结漏电流 课时20:栅极感应漏端漏电与本节小结 课时21:MOS管的温度特性 课时22:电压传输特性 课时23:VTC分析方法 课时24:开关阈值电压与本节小结 课时25:单级噪声容限 课时26:电压传输特性的稳定性 课时27:多级噪声容限及本节小结 课时28:复杂逻辑门的静态特性 课时29:用于延时分析的反相器模型 课时30:反相器的驱动电阻 课时31:反相器的负载电容 课时32:门延时的组成 课时33:反相器延时的设计准则 课时34:复杂逻辑门的驱动电阻 课时35:大扇入逻辑门的尺寸设计 课时36:考虑内部节点电容的延时模型 课时37:复杂逻辑门延时与输入图形的关系 课时38:逻辑门延时模型 课时39:本征延时 课时40:努力延时 课时41:关键路径 课时42:固定级数时的逻辑路径的尺寸优化 课时43:级数可变时逻辑路径的尺寸优化 课时44:逻辑路径尺寸优化方法小结 课时45:电路级优化 课时46:逻辑结构优化 课时47:本章总结 课时48:集成电路的功耗问题 课时49:逻辑门电容充电功耗模型 课时50:开关活动性 课时51:虚假翻转 课时52:直流通路引起的功耗和本节小结 课时53:CMOS逻辑门的静态功耗分量 课时54:亚阈值漏电流功耗 课时55:堆叠效应 课时56:本节小结 课时57:功耗优化指标 课时58:电源电压优化 课时59:VDD-尺寸的联合优化 课时60:VDD-VT联合优化 课时61:集成电路中的导线 课时62:互连线的寄生电容 课时63:互连线的寄生电阻 课时64:电感的影响和寄生效应小结 课时65:集总电容模型 课时66:分布rc模型 课时67:考虑互连线延时的电路延时 课时68:互连线延时的优化 课时69:电容串扰及其影响 课时70:克服电容串扰的方法 课时71:IR Drop 课时72:L(didt) 课时73:互连线的信号完整性小结 课时74:互连线的Scaling Down 课时75:组合逻辑 课时76:静态互补CMOS逻辑的特点 课时77:伪NMOS逻辑门的静态特性 课时78:伪NMOS逻辑门的传播延时 课时79:伪NMOS逻辑门的功耗与特点 课时80:差分串联电压开关逻辑 课时81:传输管逻辑的工作原理 课时82:传输管逻辑的延时和功耗 课时83:电平恢复技术 课时84:低阈值传输管 课时85:CMOS传输门 课时86:传输管逻辑信号的完整性问题 课时87:动态逻辑 课时88:动态逻辑基本原理 课时89:串联动态门 课时90:动态逻辑的速度 课时91:动态逻辑的功耗 课时92:电荷泄漏 课时93:电荷共享 课时94:电容耦合 课时95:组合逻辑类型的选择 课时96:时序逻辑和时序单元 课时97:双稳态原理 课时98:锁存器 课时99:主从边沿触发寄存器 课时100:时序参数的定义 课时101:时序参数对同步系统的影响 课时102:动态时序单元 课时103:本章总结 课时104:同步时序 课时105:时钟系统 课时106:时钟偏差 课时107:时钟抖动 课时108:时钟偏差和抖动的来源 课时109:减小时钟偏差和抖动的技术 课时110:时钟树 课时111:时钟技术小结 课时112:数据通路的特点 课时113:数字电路中的加法运算 课时114:静态互补CMOS全加器 课时115:静态互补CMOS全加器 课时116:传输管逻辑全加器 课时117:动态逻辑全加器 课时118:进位选择加法器 课时119:超前进位加法器 课时120:树形加法器 课时121:数字电路中的乘法运算 课时122:部分积产生 课时123:部分积累加 课时124:乘法器小结 课时125:本章小结 课程介绍共计125课时,1天5小时40分56秒 数字超大规模集成电路设计 清华大学 李翔宇 《数字大规模集成电路》是讲授数字大规模集成电路基础理论和知识的微电子专业研究生基础课,既是微电子专业学生的核心课程也是供电类专业学生学习数字集成电路设计的基础课程。课程以纳米和深亚微米CMOS工艺条件、系统级集成水平下的数字电路原理和设计技术为主要内容,具体包括器件和互连线的特性与模型、数字VLSI的关键指标与优化方法,常见逻辑类型、基本功能单元、重要片内子系统(时钟、电源网络)的工作原理和设计方法等。通过这门课的学习你可以理解如何用MOS管实现复杂的数字芯片、真正的数字集成电路和理想的数字电路之间有哪些差别、芯片的速度、功耗、鲁棒性、成本等方面的特性与哪些因素有关、又如何优化。 上传者:Lemontree 正在载入数据,请稍等... 猜你喜欢 CES 2015焦点: 全新的Atmel Qtouch Surface平台 基于dsPIC® DSC的并网太阳能微型逆变器参考设计 直播回放: TI MSPM0应用详解:个人电子、楼宇自动化和医疗 MSP430的ADC10技术应用 周公系列讲座——示波器讲解 随机信号分析的工程应用 利尔达无线资源介绍 TI-RSLK 模块 2 - 电压、电流和功率 热门下载 STM32469I_EVAL-SAI MTK makefile专场(自动化编译:详细描述工程的编译 time triggered 时间触发嵌入式系统的开发实例2 数字集成电路设计入门_从HDL到版图 一种拉普拉斯边缘算法的提取的源码 (中文版)45份文件3GPP无线通信协议集-供大家学习使用 总线供电的fx2 enumeration源代码 我所见过的最好的关于ARM串口通讯编程资料 椭圆拟合的算法 Applied Computational Physics (Joseph F. Boudreau, Eric S. Swanson) 应用计算物理,900页 热门帖子 spartan6的iserdes2 最近在使用ISERDES2,遇到些问题,哪位高手能帮忙看看或者解决一下啊,不胜感激。问题如下:ISERDES2设置为“SDR时,系统时钟使用100M,倍频后的时钟为800M,整个系统编译后运行挺正常的,但是时序分析上报了错,不能用800M,所以感觉不放心。就想着使用”DDR,那么问题就来了,使用DDR时,时钟总是遇到问题,clk0和clk1怎么产生呢,通过PLL产生两个400M的时钟,其中一个做了180的相位延时,这种方式布线一直过不了。另外一种就是只产生一个400M的时钟,接到cl huan 【LPC54100】环境初上手,注册很好玩 很久以前用过一次NXP的东东还是在MDK环境下这次决定使用一下NXP自有的编译环境LPCXpress大家可以到这里下载:https://s3.amazonaws.com/LPCXpresso7/LPCXpresso_7.6.2_326.exe最新的版本到7了比较苦闷的是,这个链接只支持浏览器单线程下载,不到200k的速度要等等然后是安装,比想象中的来得快打开IDE,速度也是比较快比起AtmelStuidio来说,简直是秒杀AS看看主界面和CCS有几分相似都是开源 ljj3166 请问哪位会设计MIDI控制器?(和图片类似) 请联系我! 请问哪位会设计MIDI控制器?(和图片类似)请联系我!QQ:17558445@qq.com电话(微信):13760709491请问哪位会设计MIDI控制器?(和图片类似)请联系我!这个不是有陈品吗?没弄过,帮顶~控制电脑音乐? echojiejie2015 AM335X nor flash启动设计注意要点 AM335Xnorflash启动设计注意要点byGaryWu各位好!在支持客户的过程中,一些客户在设计norflash启动应用时,遇到一系列问题。现在AM335X上设计norflash启动的相关要点总结如下,供大家参考。1.关于norflash启动的信息可以参考TRM的26.1.7.2XIPMemory章节,在这里就不详述了。2.设计时注意点由于AM335X的管脚有限,所以在应用中许多客户会考虑采用GPMC数据线/地址线复用的方式连接外部的 chenzhufly 分享一些KE02Z64程序 飞思卡尔版块太冷清了,例程是IAR环境的。分享一些KE02Z64程序不错!下步可以弄下can来学习下蓝雨夜发表于2015-2-221:24不错!下步可以弄下can来学习下 没办法了KE02没有can。 laotui 救急SPI没有时钟信号 STM32F207配置好好运行时示波器显示没有没有时钟信号救急SPI没有时钟信号配置错了吧使用什么库写的?如果你用的是硬件接口配的,就检查各个寄存器的值是否正确,或者Io口模拟看看有没有波形。端口设置对没同意楼上的,看你的io设置是否正确。一直发数据看下,能不能有信号。 成都回锅肉 网友正在看 GUIBuilder的使用 调管脚功能介绍 STemWin在STM32F1开发板上的移植(下) 第8章-有操作系统移植LwIP 第七章 第4节 控制语句与过程调用的翻译(2) TLC语言(五)——记录的创建,内容追加及嵌套 他励直流发电机的运行特性、并励直流发电机的自励及运行特性 根轨迹的基本概念