本课程为精品课,您可以登录eeworld继续观看: 考虑互连线延时的电路延时继续观看 课时1:集成电路技术的意义 课时2:开关和逻辑 课时3:静态互补CMOS逻辑原理 课时4:静态互补CMOS逻辑门的设计和本节小结 课时5:集成电路工艺 课时6:集成电路版图 课时7:Scaling Down 课时8:MOS管原理 课时9:阈值电压 课时10:MOS管的基本电流方程 课时11:沟道长度调制效应 课时12:速度饱和 课时13:MOS管的手工分析模型 课时14:MOS管的电容 课时15:体效应 课时16:短沟效应、DIBL和本节小结 课时17:亚阈值电流 课时18:栅氧漏电流 课时19:扩散区pn结漏电流 课时20:栅极感应漏端漏电与本节小结 课时21:MOS管的温度特性 课时22:电压传输特性 课时23:VTC分析方法 课时24:开关阈值电压与本节小结 课时25:单级噪声容限 课时26:电压传输特性的稳定性 课时27:多级噪声容限及本节小结 课时28:复杂逻辑门的静态特性 课时29:用于延时分析的反相器模型 课时30:反相器的驱动电阻 课时31:反相器的负载电容 课时32:门延时的组成 课时33:反相器延时的设计准则 课时34:复杂逻辑门的驱动电阻 课时35:大扇入逻辑门的尺寸设计 课时36:考虑内部节点电容的延时模型 课时37:复杂逻辑门延时与输入图形的关系 课时38:逻辑门延时模型 课时39:本征延时 课时40:努力延时 课时41:关键路径 课时42:固定级数时的逻辑路径的尺寸优化 课时43:级数可变时逻辑路径的尺寸优化 课时44:逻辑路径尺寸优化方法小结 课时45:电路级优化 课时46:逻辑结构优化 课时47:本章总结 课时48:集成电路的功耗问题 课时49:逻辑门电容充电功耗模型 课时50:开关活动性 课时51:虚假翻转 课时52:直流通路引起的功耗和本节小结 课时53:CMOS逻辑门的静态功耗分量 课时54:亚阈值漏电流功耗 课时55:堆叠效应 课时56:本节小结 课时57:功耗优化指标 课时58:电源电压优化 课时59:VDD-尺寸的联合优化 课时60:VDD-VT联合优化 课时61:集成电路中的导线 课时62:互连线的寄生电容 课时63:互连线的寄生电阻 课时64:电感的影响和寄生效应小结 课时65:集总电容模型 课时66:分布rc模型 课时67:考虑互连线延时的电路延时 课时68:互连线延时的优化 课时69:电容串扰及其影响 课时70:克服电容串扰的方法 课时71:IR Drop 课时72:L(didt) 课时73:互连线的信号完整性小结 课时74:互连线的Scaling Down 课时75:组合逻辑 课时76:静态互补CMOS逻辑的特点 课时77:伪NMOS逻辑门的静态特性 课时78:伪NMOS逻辑门的传播延时 课时79:伪NMOS逻辑门的功耗与特点 课时80:差分串联电压开关逻辑 课时81:传输管逻辑的工作原理 课时82:传输管逻辑的延时和功耗 课时83:电平恢复技术 课时84:低阈值传输管 课时85:CMOS传输门 课时86:传输管逻辑信号的完整性问题 课时87:动态逻辑 课时88:动态逻辑基本原理 课时89:串联动态门 课时90:动态逻辑的速度 课时91:动态逻辑的功耗 课时92:电荷泄漏 课时93:电荷共享 课时94:电容耦合 课时95:组合逻辑类型的选择 课时96:时序逻辑和时序单元 课时97:双稳态原理 课时98:锁存器 课时99:主从边沿触发寄存器 课时100:时序参数的定义 课时101:时序参数对同步系统的影响 课时102:动态时序单元 课时103:本章总结 课时104:同步时序 课时105:时钟系统 课时106:时钟偏差 课时107:时钟抖动 课时108:时钟偏差和抖动的来源 课时109:减小时钟偏差和抖动的技术 课时110:时钟树 课时111:时钟技术小结 课时112:数据通路的特点 课时113:数字电路中的加法运算 课时114:静态互补CMOS全加器 课时115:静态互补CMOS全加器 课时116:传输管逻辑全加器 课时117:动态逻辑全加器 课时118:进位选择加法器 课时119:超前进位加法器 课时120:树形加法器 课时121:数字电路中的乘法运算 课时122:部分积产生 课时123:部分积累加 课时124:乘法器小结 课时125:本章小结 课程介绍共计125课时,1天5小时40分56秒 数字超大规模集成电路设计 清华大学 李翔宇 《数字大规模集成电路》是讲授数字大规模集成电路基础理论和知识的微电子专业研究生基础课,既是微电子专业学生的核心课程也是供电类专业学生学习数字集成电路设计的基础课程。课程以纳米和深亚微米CMOS工艺条件、系统级集成水平下的数字电路原理和设计技术为主要内容,具体包括器件和互连线的特性与模型、数字VLSI的关键指标与优化方法,常见逻辑类型、基本功能单元、重要片内子系统(时钟、电源网络)的工作原理和设计方法等。通过这门课的学习你可以理解如何用MOS管实现复杂的数字芯片、真正的数字集成电路和理想的数字电路之间有哪些差别、芯片的速度、功耗、鲁棒性、成本等方面的特性与哪些因素有关、又如何优化。 上传者:Lemontree 猜你喜欢 CC13X2/CC26X2- TI SimpleLink 平台新一代无线产品解决方案 TI空间产品的辐射硬度保证(RHA)工艺 Microchip模拟和接口产品树形导览(上) 2015 TI 音频创新日 (6) TI 门户网站,音频产品选择工具 基于Jacinto 6 GENIVI的Linux参考设计 关于PIC24F K-Series的Microstick套件 泰克Tektronix 213古董手持便携式示波器拆机_中文字幕 DIY:如何在树莓派上安装 Android 7.1 热门下载 [资料]-JIS B4313-2002 High-speed steel two-flute twist drills-Technical specifications.pdf [资料]-JIS B3512-2007 可编程序控制器.现场网络标准的试验和检定(1级)(修改件1).pdf [资料]-JIS B6203-1998 升降台式卧铣床 准确度的测试1.pdf [资料]-JIS F8521-2012.pdf [资料]-JIS F8522-2012.pdf [资料]-JIS D4311-1995 汽车用离合器衬片.pdf [-]-jis a1204-2009 土壤粒度分布的试验方法.pdf [资料]-JIS S2006-1994 Vacuum bottles.pdf [资料]-JIS D3636-2003 道路车辆.柴油机燃料喷射泵试验.枢轴型校准喷嘴.pdf [资料]-JIS C8152-1-2012 照明用白色発光ダイオード(LED)の測光方法-第1部:LEDパ.pdf 热门帖子 电车牵引电机铁芯市场占有率排名报告2025 电动汽车中的牵引电机负责将电能转化为机械能,用于推进车辆直线运动。电动汽车牵引电机用于混合动力汽车和电池供电的电动汽车。每个电动机内部都有一个固定的定子,转子在其内部旋转。定子由铜线线圈制成。当电流流过这些线圈时,定子中会产生旋转磁场,导致转子旋转。旋转运动基于一个简单的物理原理:磁铁中异极相互吸引,而同极相互排斥。电机铁芯由定子和转子组成,在电机内发挥着发电的关键作用。2025年01月恒州诚思(YHResearch)调研团队最新发布的《2025年全球及中国电车牵引电机铁芯行业头部企业市场 行业调研君 正版PB5.0不能调试,请问这是怎么回事? 前段时间都在用试用版,一切正常,现在买了正版的PB,编了一个DEBUG版,结果无法启动,如果是release版就没问题,请问这是怎么回事?DEBUG版每次在调试窗口打出:loadedsymbolsfor:/coredll.dll“这样的语句就不往下走了。正版PB5.0不能调试,请问这是怎么回事?换盗版看看:)试用版确实可以试用版也有楼主说的这个问题吧:DEBUG版本模拟器会黑屏,不知道是不是和楼主说的问题相同。但这个问题,没有解决。关注!!!可能盗版是最新版本,正版的 hhyyzzcool 求助:如何做USB通讯(新手)!!! 我想把单片机采集的数据用USB传到电脑上.不知道如何下手.不知道具体的该怎么做,大致可以分几步.谢谢!!!求助:如何做USB通讯(新手)!!!第一步肯定是理解协议先做驱动的话,主要看45910四章能不能把过程说的详细些,应该分几步,怎么做,我是个新手在了解usb传输协议后,首先你要选取一个usb控制芯片,像飞利浦的pdiusbd12这样的usb控制芯片就不错,汇出电路图后就可以编程实现通讯了。 debiao668 FPGA频率影响问题 请问各位达人:我要是用DSP将数据写到FPGA中,就对FPGA输入的20M信号就有影响,即20M信号就不稳定了。要是不用DSP将数据写到FPGA中,就不对FPGA输入的20M信号就有影响。不知这是什么原因,不知有人以前遇到过这种现象吗?怎样解决?FPGA频率影响问题可能是硬件上,DSP写入的信号线频率和20M相近(也可能是某个倍频和20M相近),同时又有较长的平行走线,从而导致干扰。可以试试看配置DSP写数据的时钟频率。楼上说的比较有道理,楼主最好看看接口部分的时序。DSP和FPG andy211457 求助str711问题! 初次学习ARM买的是STR711F,万利的板子。用了万利的例子,想烧到flash里面运行下,编译通过,但是烧入之后,出现如下错误,一直解决不了。SatApr0719:59:052007:Thestack\'SVC_STACK\'isfilledto93%(240bytesusedoutof256).Thewarningthresholdissetto90%.SatApr0719:59:052007:Thestack\'CSTA hanbin ARM编程问题 IMPORTMainAREAInit,CODE,READONLYENTRYLDRR0,=0X3FF0000LDRR1,=0XE7FFFF80STRR1,LDRSP,=0X3FE1000BLMainBEND这段代码有什么问题?在ADS里编译一直报错啊报错:UNKNOWNOPCODEARM编程问题BLMainB.;少了个\'.\'吧?END问题应该出在你的格式问题。ARM汇编对格式要求非常严格。其中没有标号时,标 svfya 网友正在看 單元五 統整合實作:七段顯示器與時鐘_Part 5 系統分析與規劃 引言,状态空间描述方程的建立 分析建网_加入网络流程 尺度变换特性与奇偶虚实特性 博最科技BMS技术方案 十键输入指令TKY 习题课——第三章 Linux简介