本课程为精品课,您可以登录eeworld继续观看: 电源电压优化继续观看 课时1:集成电路技术的意义 课时2:开关和逻辑 课时3:静态互补CMOS逻辑原理 课时4:静态互补CMOS逻辑门的设计和本节小结 课时5:集成电路工艺 课时6:集成电路版图 课时7:Scaling Down 课时8:MOS管原理 课时9:阈值电压 课时10:MOS管的基本电流方程 课时11:沟道长度调制效应 课时12:速度饱和 课时13:MOS管的手工分析模型 课时14:MOS管的电容 课时15:体效应 课时16:短沟效应、DIBL和本节小结 课时17:亚阈值电流 课时18:栅氧漏电流 课时19:扩散区pn结漏电流 课时20:栅极感应漏端漏电与本节小结 课时21:MOS管的温度特性 课时22:电压传输特性 课时23:VTC分析方法 课时24:开关阈值电压与本节小结 课时25:单级噪声容限 课时26:电压传输特性的稳定性 课时27:多级噪声容限及本节小结 课时28:复杂逻辑门的静态特性 课时29:用于延时分析的反相器模型 课时30:反相器的驱动电阻 课时31:反相器的负载电容 课时32:门延时的组成 课时33:反相器延时的设计准则 课时34:复杂逻辑门的驱动电阻 课时35:大扇入逻辑门的尺寸设计 课时36:考虑内部节点电容的延时模型 课时37:复杂逻辑门延时与输入图形的关系 课时38:逻辑门延时模型 课时39:本征延时 课时40:努力延时 课时41:关键路径 课时42:固定级数时的逻辑路径的尺寸优化 课时43:级数可变时逻辑路径的尺寸优化 课时44:逻辑路径尺寸优化方法小结 课时45:电路级优化 课时46:逻辑结构优化 课时47:本章总结 课时48:集成电路的功耗问题 课时49:逻辑门电容充电功耗模型 课时50:开关活动性 课时51:虚假翻转 课时52:直流通路引起的功耗和本节小结 课时53:CMOS逻辑门的静态功耗分量 课时54:亚阈值漏电流功耗 课时55:堆叠效应 课时56:本节小结 课时57:功耗优化指标 课时58:电源电压优化 课时59:VDD-尺寸的联合优化 课时60:VDD-VT联合优化 课时61:集成电路中的导线 课时62:互连线的寄生电容 课时63:互连线的寄生电阻 课时64:电感的影响和寄生效应小结 课时65:集总电容模型 课时66:分布rc模型 课时67:考虑互连线延时的电路延时 课时68:互连线延时的优化 课时69:电容串扰及其影响 课时70:克服电容串扰的方法 课时71:IR Drop 课时72:L(didt) 课时73:互连线的信号完整性小结 课时74:互连线的Scaling Down 课时75:组合逻辑 课时76:静态互补CMOS逻辑的特点 课时77:伪NMOS逻辑门的静态特性 课时78:伪NMOS逻辑门的传播延时 课时79:伪NMOS逻辑门的功耗与特点 课时80:差分串联电压开关逻辑 课时81:传输管逻辑的工作原理 课时82:传输管逻辑的延时和功耗 课时83:电平恢复技术 课时84:低阈值传输管 课时85:CMOS传输门 课时86:传输管逻辑信号的完整性问题 课时87:动态逻辑 课时88:动态逻辑基本原理 课时89:串联动态门 课时90:动态逻辑的速度 课时91:动态逻辑的功耗 课时92:电荷泄漏 课时93:电荷共享 课时94:电容耦合 课时95:组合逻辑类型的选择 课时96:时序逻辑和时序单元 课时97:双稳态原理 课时98:锁存器 课时99:主从边沿触发寄存器 课时100:时序参数的定义 课时101:时序参数对同步系统的影响 课时102:动态时序单元 课时103:本章总结 课时104:同步时序 课时105:时钟系统 课时106:时钟偏差 课时107:时钟抖动 课时108:时钟偏差和抖动的来源 课时109:减小时钟偏差和抖动的技术 课时110:时钟树 课时111:时钟技术小结 课时112:数据通路的特点 课时113:数字电路中的加法运算 课时114:静态互补CMOS全加器 课时115:静态互补CMOS全加器 课时116:传输管逻辑全加器 课时117:动态逻辑全加器 课时118:进位选择加法器 课时119:超前进位加法器 课时120:树形加法器 课时121:数字电路中的乘法运算 课时122:部分积产生 课时123:部分积累加 课时124:乘法器小结 课时125:本章小结 课程介绍共计125课时,1天5小时40分56秒 数字超大规模集成电路设计 清华大学 李翔宇 《数字大规模集成电路》是讲授数字大规模集成电路基础理论和知识的微电子专业研究生基础课,既是微电子专业学生的核心课程也是供电类专业学生学习数字集成电路设计的基础课程。课程以纳米和深亚微米CMOS工艺条件、系统级集成水平下的数字电路原理和设计技术为主要内容,具体包括器件和互连线的特性与模型、数字VLSI的关键指标与优化方法,常见逻辑类型、基本功能单元、重要片内子系统(时钟、电源网络)的工作原理和设计方法等。通过这门课的学习你可以理解如何用MOS管实现复杂的数字芯片、真正的数字集成电路和理想的数字电路之间有哪些差别、芯片的速度、功耗、鲁棒性、成本等方面的特性与哪些因素有关、又如何优化。 上传者:Lemontree 猜你喜欢 MSP CapTIvate自适应传感器PCB设计指南 结合升降压拓扑和 USB Type C™ 供电,以实现最大功率密度 【CC1120评估套件指南】CC1120 Sub1G 开发套件动手实践 FPGA时序约束 HVI 系列: 解除有源钳反激回路补偿的神秘化 谷歌无人驾驶自行车 超低功耗以及安全 SimpleLink WIFI 第三代产品新的特点以及 Homekit 介绍 RISC-V 5th workshop 热门下载 基于智能小区安防系统的人脸识别.pdf 基于WinCE_5.0的电脑绣花机花样管理系统的研究 直流开关电源的软开关技术 转向/刮水/后雾灯控制用组合继电器的设计 md5加密解密算法;里面自带pb例程;希望对大家有用 80C196单片机控制闭环逆变系统的研究 航空图像压缩系统的DSP设计及实现 校园信息发布系统 SIM800 TCPIP应用文档 介绍AVR单片机多定时器中寄存器和及简单使用 热门帖子 要求面试驱动开发了,应该注意写什么? 要求面试驱动开发了,应该注意写什么?要求面试驱动开发了,应该注意写什么?我也正想知道,鼓励ing,面试后顺便告诉我们,感谢!估计会问你有做过哪些驱动,USB驱动的分层,什么的,再细一点的技术也有可能问题,比如内存方面,估计会问你有做过哪些驱动,USB驱动的分层,什么的,再细一点的技术也有可能问题,比如内存方面,估计会问你有做过哪些驱动,USB驱动的分层,什么的,再细一点的技术也有可能问题,比如内存方面,我们招聘的时候关于驱动代码这个部分问的很少,一般是问硬件问题,比如P laopo163 LCD段码屏中的驱动电压是什么? LCD段码屏号称是低压驱动,但实际上也并不能一概而论,在多路驱动条件下,由于占空比的减小,其实际驱动电压(即Vee)有时会高达十几伏至二十几伏。而像PDLC,快速多稳态(MLCD)液晶等的驱动电压可能会高达几十伏至百伏左右。在几种新型平板显示中除OLED外,大都工作电压较高。可见,常用的TN,STN等液晶显示的低压驱动优势依然不减。但是,低压驱动的好处也仅在于可与大规模集成电路的低压兼容,所以,虽然OLED的工作电压还稍高于液晶,但与OLED比,液晶显示的工作 晶拓 12864LCD忽而有字 忽而没有啊????????? 12864的液晶屏,用ISP烧程序后供电,显示都很好,再用电源箱供电就偶尔有显示字,偶尔没有,且屏幕是一直亮着的。。。。更奇葩的是把ISP先插电脑的USB再拔下来,然后用电源箱供电就有字了,,,,,不知道什么原因,,,,求各位大神指导啊!!!!!!!!!!!!!!!!!12864LCD忽而有字忽而没有啊????????? 旋转楼梯 protelDXP2004中文破解版问题 我在用protelDXP2004时有些控制命令有时不能用,把软件关掉重新打开又可以,在家有没有这样的问题呀:LprotelDXP2004中文破解版问题 cjx19840106 如何将PC机上的文件拷贝到ce模拟器中 如何将PC机上的文件拷贝到ce模拟器中?需要安装什么程序吗?安装后,该如何做呢?如何将PC机上的文件拷贝到ce模拟器中tools-remotefileviewer.这是eVC上的工具.也可以利用共享文件的方式;step1:打开模拟器-Emulator(左上角)-foldersharing...设置好要共享的文件夹你的文件放在此文件夹下step2:模拟器里面-Start(开始菜单)-Programs-FileExplorer-My jerohands mcu选择 做仪器需要一款MCU.可扩展外部总线.带LCD控制器可驱动彩色TFT带内部12bitAD、DA、目前我只对AT和STM32稍微熟..暂时STM32更适合..可FSMC只有16bit总线.扩展SRAM性能应该会受影响.(如果将变量存到外部SRAM)..另外FSMC也只能驱动自带控制器的TFT..不能硬刷屏.这样使得屏幕的选型范围缩小了很多.不好控制成本~目前来这个玩意而是9261和STM32高密度的组合..mcu选择我也是用这个方案,使用S yynan 网友正在看 Image restoration(三) 人工神经网络 – 多层神经网络 ARM式处理器(6) Qsys到Quartus设计流程 TinyML Book Screencast #2 - Deploying the Hello World model on an Arduino Introduction to Tcl-The tool command language-Part1 1d The Chip Design Flow SUPPLEMENTARY Electron beam lithography:tool overview II