本课程为精品课,您可以登录eeworld继续观看: 时钟树继续观看 课时1:集成电路技术的意义 课时2:开关和逻辑 课时3:静态互补CMOS逻辑原理 课时4:静态互补CMOS逻辑门的设计和本节小结 课时5:集成电路工艺 课时6:集成电路版图 课时7:Scaling Down 课时8:MOS管原理 课时9:阈值电压 课时10:MOS管的基本电流方程 课时11:沟道长度调制效应 课时12:速度饱和 课时13:MOS管的手工分析模型 课时14:MOS管的电容 课时15:体效应 课时16:短沟效应、DIBL和本节小结 课时17:亚阈值电流 课时18:栅氧漏电流 课时19:扩散区pn结漏电流 课时20:栅极感应漏端漏电与本节小结 课时21:MOS管的温度特性 课时22:电压传输特性 课时23:VTC分析方法 课时24:开关阈值电压与本节小结 课时25:单级噪声容限 课时26:电压传输特性的稳定性 课时27:多级噪声容限及本节小结 课时28:复杂逻辑门的静态特性 课时29:用于延时分析的反相器模型 课时30:反相器的驱动电阻 课时31:反相器的负载电容 课时32:门延时的组成 课时33:反相器延时的设计准则 课时34:复杂逻辑门的驱动电阻 课时35:大扇入逻辑门的尺寸设计 课时36:考虑内部节点电容的延时模型 课时37:复杂逻辑门延时与输入图形的关系 课时38:逻辑门延时模型 课时39:本征延时 课时40:努力延时 课时41:关键路径 课时42:固定级数时的逻辑路径的尺寸优化 课时43:级数可变时逻辑路径的尺寸优化 课时44:逻辑路径尺寸优化方法小结 课时45:电路级优化 课时46:逻辑结构优化 课时47:本章总结 课时48:集成电路的功耗问题 课时49:逻辑门电容充电功耗模型 课时50:开关活动性 课时51:虚假翻转 课时52:直流通路引起的功耗和本节小结 课时53:CMOS逻辑门的静态功耗分量 课时54:亚阈值漏电流功耗 课时55:堆叠效应 课时56:本节小结 课时57:功耗优化指标 课时58:电源电压优化 课时59:VDD-尺寸的联合优化 课时60:VDD-VT联合优化 课时61:集成电路中的导线 课时62:互连线的寄生电容 课时63:互连线的寄生电阻 课时64:电感的影响和寄生效应小结 课时65:集总电容模型 课时66:分布rc模型 课时67:考虑互连线延时的电路延时 课时68:互连线延时的优化 课时69:电容串扰及其影响 课时70:克服电容串扰的方法 课时71:IR Drop 课时72:L(didt) 课时73:互连线的信号完整性小结 课时74:互连线的Scaling Down 课时75:组合逻辑 课时76:静态互补CMOS逻辑的特点 课时77:伪NMOS逻辑门的静态特性 课时78:伪NMOS逻辑门的传播延时 课时79:伪NMOS逻辑门的功耗与特点 课时80:差分串联电压开关逻辑 课时81:传输管逻辑的工作原理 课时82:传输管逻辑的延时和功耗 课时83:电平恢复技术 课时84:低阈值传输管 课时85:CMOS传输门 课时86:传输管逻辑信号的完整性问题 课时87:动态逻辑 课时88:动态逻辑基本原理 课时89:串联动态门 课时90:动态逻辑的速度 课时91:动态逻辑的功耗 课时92:电荷泄漏 课时93:电荷共享 课时94:电容耦合 课时95:组合逻辑类型的选择 课时96:时序逻辑和时序单元 课时97:双稳态原理 课时98:锁存器 课时99:主从边沿触发寄存器 课时100:时序参数的定义 课时101:时序参数对同步系统的影响 课时102:动态时序单元 课时103:本章总结 课时104:同步时序 课时105:时钟系统 课时106:时钟偏差 课时107:时钟抖动 课时108:时钟偏差和抖动的来源 课时109:减小时钟偏差和抖动的技术 课时110:时钟树 课时111:时钟技术小结 课时112:数据通路的特点 课时113:数字电路中的加法运算 课时114:静态互补CMOS全加器 课时115:静态互补CMOS全加器 课时116:传输管逻辑全加器 课时117:动态逻辑全加器 课时118:进位选择加法器 课时119:超前进位加法器 课时120:树形加法器 课时121:数字电路中的乘法运算 课时122:部分积产生 课时123:部分积累加 课时124:乘法器小结 课时125:本章小结 课程介绍共计125课时,1天5小时40分56秒 数字超大规模集成电路设计 清华大学 李翔宇 《数字大规模集成电路》是讲授数字大规模集成电路基础理论和知识的微电子专业研究生基础课,既是微电子专业学生的核心课程也是供电类专业学生学习数字集成电路设计的基础课程。课程以纳米和深亚微米CMOS工艺条件、系统级集成水平下的数字电路原理和设计技术为主要内容,具体包括器件和互连线的特性与模型、数字VLSI的关键指标与优化方法,常见逻辑类型、基本功能单元、重要片内子系统(时钟、电源网络)的工作原理和设计方法等。通过这门课的学习你可以理解如何用MOS管实现复杂的数字芯片、真正的数字集成电路和理想的数字电路之间有哪些差别、芯片的速度、功耗、鲁棒性、成本等方面的特性与哪些因素有关、又如何优化。 上传者:Lemontree 猜你喜欢 基于syslink的OMAPL138双核通信教程 TI 工业应用研讨会 PLC I / O模块的隔离电源 一键查询和搞定PCB设计中的各类生产问题 村田顽童的堂妹“村田少女”问世 3 是德科技信号分析仪 基于 C2000 的数字车载电源控制系统 设计指南-热功率器件设计中的几点思考 热门下载 MMA7260QT 集成电路工艺流程 Labview编程实现RBF神经网络模型 基于磁旋转编码器定位控制系统的研究 隐马尔科夫模型工具箱最新版本使用样本文件 电脑USB的按摩器 一种高精度动态压电陶瓷驱动电源的研究 T10A 工具钢在冷镦模中的应用 四旋翼无人机.pdf CMOS VLSI Design A Circuits and Systems Perspective (4th Edition) 热门帖子 evc4.0++ 如何和SQL CE连接 evc4.0++如何和SQLCE连接,哪位大哥能给个示例代码啊?感激万分!evc4.0++如何和SQLCE连接http://bbs.pdafans.com/thread-402203-1-1.html这个例子上有的是c#的哦不是evc++的同样谢谢怎么没人回答啊?有这么方面经验的大哥提醒下啊和我联系,我有sqlce自带的例子,也有自己写的ddqq:48411273 mu03029827 谁上传一下embest 和 helio的soc板卡资料 论坛拿到这两块的同学们,这两块板子有没有光盘资料啊,能不能上传一下最近聊的比较多的只有arrowsoc和de1soc,期待你们的分享哦谁上传一下embest和helio的soc板卡资料在他们网站上有,我下载下来了一部分,供参考,可以去他们官网上下载helio的soc的可以到他网站去下啊 chenzhufly STM8L152C6除了I0寄存器,其他寄存器都不能设置 各位大侠我用的STVD编译器为什么只有io相关寄存器可以设置其他寄存器都不可以设置呢??比如执行完TIM2_CR1=0x01;后查看寄存器TIM2_CR1的值依然是0用的是STM8L152C6单片机还有ST-LINK仿真器谢谢各位STM8L152C6除了I0寄存器,其他寄存器都不能设置你确定你执行了TIM2_CR1=0x01;好好看看程序,也许你没有调用。我很确定执行了STVD lin62485145 mpu9250 voidREAD_MPU9250_ACCEL(void){BUF=Single_Read(ACCEL_ADDRESS,ACCEL_XOUT_L);BUF=Single_Read(ACCEL_ADDRESS,ACCEL_XOUT_H);T_X=(BUF8)|BUF;T_X/=164;//读取计算x轴数据BUF=Single_Read(ACCEL_ADDRESS,ACCEL_YOUT_L); yuxinxin1111 磁珠 有效频率范围在1MHz到1GHz磁珠型号磁珠楼主找磁珠干嘛用的??如果自己用可以上售卖元件的网站买买看,这种东西一般很好买的。找到有售卖磁珠的电把你的规格要求告诉他,看下他那边有没有就行了。推荐可以上mouser看看买元件 厂家不同标示稍有不同有专门的标示比如这个厂家楼主希望的参数是不对的,磁珠电感该留意的是阻抗和转折频率,实际应用时不能高于转折频率。因阻抗是电感量和频率的正相关函数,所以选择时主要考虑需要抑制的频谱中心频率,以此来选型。快速选型的话,可以看阻抗-频率曲线图,器 zhonghuadianzie 430的SPI三线模式 430的SPI三线模式是怎么样的?我知道四线模式是CLK,MOSI,MISO,STE四个引脚。那三线模式是不是CLK,MOSI,MISO,而没有STE引脚呢?而我发现别的SPI三线模式是CLK,MISO,STE,通过使能信号STE来控制MOSI或者是MISO的。大虾不要只看不回复啊。即使不会,大家还可以讨论讨论的么~430的SPI三线模式三线模式应该是CLK、SIMO和SOMI,没有STE的UCxSTEsl××etransmitena××e.Usedin4-pinmode sdguanghui 网友正在看 General Framework 组合电路设计 时序电路设计 网络安全 - Cybersecurity 彩色变换 20(1)(mos采样保持电路) TIDM-02002 参考设计 : 具体实施 Blend 2 Images Solution 血氧濃度感測 MAX30102 模組開箱及焊接注意事項