本课程为精品课,您可以登录eeworld继续观看: VDD-VT联合优化继续观看 课时1:集成电路技术的意义 课时2:开关和逻辑 课时3:静态互补CMOS逻辑原理 课时4:静态互补CMOS逻辑门的设计和本节小结 课时5:集成电路工艺 课时6:集成电路版图 课时7:Scaling Down 课时8:MOS管原理 课时9:阈值电压 课时10:MOS管的基本电流方程 课时11:沟道长度调制效应 课时12:速度饱和 课时13:MOS管的手工分析模型 课时14:MOS管的电容 课时15:体效应 课时16:短沟效应、DIBL和本节小结 课时17:亚阈值电流 课时18:栅氧漏电流 课时19:扩散区pn结漏电流 课时20:栅极感应漏端漏电与本节小结 课时21:MOS管的温度特性 课时22:电压传输特性 课时23:VTC分析方法 课时24:开关阈值电压与本节小结 课时25:单级噪声容限 课时26:电压传输特性的稳定性 课时27:多级噪声容限及本节小结 课时28:复杂逻辑门的静态特性 课时29:用于延时分析的反相器模型 课时30:反相器的驱动电阻 课时31:反相器的负载电容 课时32:门延时的组成 课时33:反相器延时的设计准则 课时34:复杂逻辑门的驱动电阻 课时35:大扇入逻辑门的尺寸设计 课时36:考虑内部节点电容的延时模型 课时37:复杂逻辑门延时与输入图形的关系 课时38:逻辑门延时模型 课时39:本征延时 课时40:努力延时 课时41:关键路径 课时42:固定级数时的逻辑路径的尺寸优化 课时43:级数可变时逻辑路径的尺寸优化 课时44:逻辑路径尺寸优化方法小结 课时45:电路级优化 课时46:逻辑结构优化 课时47:本章总结 课时48:集成电路的功耗问题 课时49:逻辑门电容充电功耗模型 课时50:开关活动性 课时51:虚假翻转 课时52:直流通路引起的功耗和本节小结 课时53:CMOS逻辑门的静态功耗分量 课时54:亚阈值漏电流功耗 课时55:堆叠效应 课时56:本节小结 课时57:功耗优化指标 课时58:电源电压优化 课时59:VDD-尺寸的联合优化 课时60:VDD-VT联合优化 课时61:集成电路中的导线 课时62:互连线的寄生电容 课时63:互连线的寄生电阻 课时64:电感的影响和寄生效应小结 课时65:集总电容模型 课时66:分布rc模型 课时67:考虑互连线延时的电路延时 课时68:互连线延时的优化 课时69:电容串扰及其影响 课时70:克服电容串扰的方法 课时71:IR Drop 课时72:L(didt) 课时73:互连线的信号完整性小结 课时74:互连线的Scaling Down 课时75:组合逻辑 课时76:静态互补CMOS逻辑的特点 课时77:伪NMOS逻辑门的静态特性 课时78:伪NMOS逻辑门的传播延时 课时79:伪NMOS逻辑门的功耗与特点 课时80:差分串联电压开关逻辑 课时81:传输管逻辑的工作原理 课时82:传输管逻辑的延时和功耗 课时83:电平恢复技术 课时84:低阈值传输管 课时85:CMOS传输门 课时86:传输管逻辑信号的完整性问题 课时87:动态逻辑 课时88:动态逻辑基本原理 课时89:串联动态门 课时90:动态逻辑的速度 课时91:动态逻辑的功耗 课时92:电荷泄漏 课时93:电荷共享 课时94:电容耦合 课时95:组合逻辑类型的选择 课时96:时序逻辑和时序单元 课时97:双稳态原理 课时98:锁存器 课时99:主从边沿触发寄存器 课时100:时序参数的定义 课时101:时序参数对同步系统的影响 课时102:动态时序单元 课时103:本章总结 课时104:同步时序 课时105:时钟系统 课时106:时钟偏差 课时107:时钟抖动 课时108:时钟偏差和抖动的来源 课时109:减小时钟偏差和抖动的技术 课时110:时钟树 课时111:时钟技术小结 课时112:数据通路的特点 课时113:数字电路中的加法运算 课时114:静态互补CMOS全加器 课时115:静态互补CMOS全加器 课时116:传输管逻辑全加器 课时117:动态逻辑全加器 课时118:进位选择加法器 课时119:超前进位加法器 课时120:树形加法器 课时121:数字电路中的乘法运算 课时122:部分积产生 课时123:部分积累加 课时124:乘法器小结 课时125:本章小结 课程介绍共计125课时,1天5小时40分56秒 数字超大规模集成电路设计 清华大学 李翔宇 《数字大规模集成电路》是讲授数字大规模集成电路基础理论和知识的微电子专业研究生基础课,既是微电子专业学生的核心课程也是供电类专业学生学习数字集成电路设计的基础课程。课程以纳米和深亚微米CMOS工艺条件、系统级集成水平下的数字电路原理和设计技术为主要内容,具体包括器件和互连线的特性与模型、数字VLSI的关键指标与优化方法,常见逻辑类型、基本功能单元、重要片内子系统(时钟、电源网络)的工作原理和设计方法等。通过这门课的学习你可以理解如何用MOS管实现复杂的数字芯片、真正的数字集成电路和理想的数字电路之间有哪些差别、芯片的速度、功耗、鲁棒性、成本等方面的特性与哪些因素有关、又如何优化。 上传者:Lemontree 猜你喜欢 Vivado入门与提高(高亚军) SimpleLink™Wi-Fi ??®CC3220项目入门 下一代USB技术测试 半导体器件原理 复旦大学 蒋玉龙 littlefulse 多元新技术赋能安全可靠和高效 直播回放: Nexperia 安世半导体先进 SiC MOSFET 助力提升 EV-Charger 和 OBC 应用能效 直播回放:模拟世界的最重要构成 - 信号链与电源:USB Type-C® PD 专场 智能拐杖 热门下载 [资料]-JIS B4313-2002 High-speed steel two-flute twist drills-Technical specifications.pdf [资料]-JIS B3512-2007 可编程序控制器.现场网络标准的试验和检定(1级)(修改件1).pdf [资料]-JIS B6203-1998 升降台式卧铣床 准确度的测试1.pdf [资料]-JIS F8521-2012.pdf [资料]-JIS F8522-2012.pdf [资料]-JIS D4311-1995 汽车用离合器衬片.pdf [-]-jis a1204-2009 土壤粒度分布的试验方法.pdf [资料]-JIS S2006-1994 Vacuum bottles.pdf [资料]-JIS D3636-2003 道路车辆.柴油机燃料喷射泵试验.枢轴型校准喷嘴.pdf [资料]-JIS C8152-1-2012 照明用白色発光ダイオード(LED)の測光方法-第1部:LEDパ.pdf 热门帖子 怎样编译基于window mobile 5的应用程序? 写好程序并在模拟器上运行通过,想烧到板子里去,用什么编译器编译?是否必须使用PlatformBuilder?怎样编译基于windowmobile5的应用程序?用什么写的程序? rhpozyz 请推荐电源降压IC 我现在正在做一个系统外部供电是12V。系统中有3.3V和3.8V供电,请问我应该选择先降到哪一个点比较合适?我还有一个掉电保护电路。请推荐一个IC给我和一个电源系统的设计方案。谢谢!请推荐电源降压IC先直流变直流到5V,再用LDO继续Re:请推荐电源降压IC如楼上所说,先用DC-DC从12降到5V,再用LDO降3.3或者3.8。具体用哪颗IC还要视电流而定。---------------------------------------QQ:113863218TEL.:15989 oceanxia 手机模块上网 想用手机模块模拟手机上网,打算用PPP协议拨号上网后利用HTTP访问网页,不知道手机上网是不是也是这样一个过程,或者手机上网必须用WAP协议吗?手机模块上网大概类似,手机上网不一定用wap协议.原理是和电话线拨号上网差不多的。。。不需要wap协议要实现彩信的话,是不是一定要用WAP协议?另外,在手机上浏览网页,是不是一定要用WAP浏览器?只要实现PPP就可以了是对等网传输的话必须要实现传输层或应用层的协议 lijiamin11 怎么上传软件啊 我下载了ProtelDXP,想与大家分享,如何上传啊?那位帮助一下呵!怎么上传软件啊呵呵,你给个下载地址吧,这里还没有开通FTP.Re:怎么上传软件啊 blueshy001 车载GPS的供电方式,和供电要求是什么啊 供电方式是,直接通过直流车载电瓶的输出9-13v,是吗、、、、、、、还有当电压在其他时,其无法工作是吗车载GPS的供电方式,和供电要求是什么啊一般是采用的汽车的电瓶供电的。这是根据不同的汽车类别做出了几类的GPS有12V24V的Re:车载GPS的供电方式,和供电要求是什么啊目前市场上出售的导航产品按类型分有手持的、车载的、GPS手机、带GPS的PDA、GPS模块几类,不论是哪种类型的导航产品,供电问题都是购买时要考虑的重要因素之一。而在这几类GPS设备中对供电要求最小的恐怕 youhan001 招聘多名运动控制卡开发工程师 招聘多名运动控制卡开发工程师,有专长者请回复招聘多名运动控制卡开发工程师具体的是什么卡?我搞过应用方面做过一些程序。给个要求侃侃,在说,不是你说要找人就能找到的太笼统了把?有具体一点的要求马? dzp2240 网友正在看 Vbe倍增电路是如何改善交越失真问题的,运放输出级最后一块骨头 proc文件系统 第十四讲 SPI接口与DS1302二--力天手把手教你学单片机之实战篇 analog cmos subcircuits(12) 电力系统保护基础(下) 【阶段综合】-生肖抽卡-随机卡片 PC示波器-运行与调试 組合邏輯電路實作(II)_解碼器實作