本课程为精品课,您可以登录eeworld继续观看: 乘法器小结继续观看 课时1:集成电路技术的意义 课时2:开关和逻辑 课时3:静态互补CMOS逻辑原理 课时4:静态互补CMOS逻辑门的设计和本节小结 课时5:集成电路工艺 课时6:集成电路版图 课时7:Scaling Down 课时8:MOS管原理 课时9:阈值电压 课时10:MOS管的基本电流方程 课时11:沟道长度调制效应 课时12:速度饱和 课时13:MOS管的手工分析模型 课时14:MOS管的电容 课时15:体效应 课时16:短沟效应、DIBL和本节小结 课时17:亚阈值电流 课时18:栅氧漏电流 课时19:扩散区pn结漏电流 课时20:栅极感应漏端漏电与本节小结 课时21:MOS管的温度特性 课时22:电压传输特性 课时23:VTC分析方法 课时24:开关阈值电压与本节小结 课时25:单级噪声容限 课时26:电压传输特性的稳定性 课时27:多级噪声容限及本节小结 课时28:复杂逻辑门的静态特性 课时29:用于延时分析的反相器模型 课时30:反相器的驱动电阻 课时31:反相器的负载电容 课时32:门延时的组成 课时33:反相器延时的设计准则 课时34:复杂逻辑门的驱动电阻 课时35:大扇入逻辑门的尺寸设计 课时36:考虑内部节点电容的延时模型 课时37:复杂逻辑门延时与输入图形的关系 课时38:逻辑门延时模型 课时39:本征延时 课时40:努力延时 课时41:关键路径 课时42:固定级数时的逻辑路径的尺寸优化 课时43:级数可变时逻辑路径的尺寸优化 课时44:逻辑路径尺寸优化方法小结 课时45:电路级优化 课时46:逻辑结构优化 课时47:本章总结 课时48:集成电路的功耗问题 课时49:逻辑门电容充电功耗模型 课时50:开关活动性 课时51:虚假翻转 课时52:直流通路引起的功耗和本节小结 课时53:CMOS逻辑门的静态功耗分量 课时54:亚阈值漏电流功耗 课时55:堆叠效应 课时56:本节小结 课时57:功耗优化指标 课时58:电源电压优化 课时59:VDD-尺寸的联合优化 课时60:VDD-VT联合优化 课时61:集成电路中的导线 课时62:互连线的寄生电容 课时63:互连线的寄生电阻 课时64:电感的影响和寄生效应小结 课时65:集总电容模型 课时66:分布rc模型 课时67:考虑互连线延时的电路延时 课时68:互连线延时的优化 课时69:电容串扰及其影响 课时70:克服电容串扰的方法 课时71:IR Drop 课时72:L(didt) 课时73:互连线的信号完整性小结 课时74:互连线的Scaling Down 课时75:组合逻辑 课时76:静态互补CMOS逻辑的特点 课时77:伪NMOS逻辑门的静态特性 课时78:伪NMOS逻辑门的传播延时 课时79:伪NMOS逻辑门的功耗与特点 课时80:差分串联电压开关逻辑 课时81:传输管逻辑的工作原理 课时82:传输管逻辑的延时和功耗 课时83:电平恢复技术 课时84:低阈值传输管 课时85:CMOS传输门 课时86:传输管逻辑信号的完整性问题 课时87:动态逻辑 课时88:动态逻辑基本原理 课时89:串联动态门 课时90:动态逻辑的速度 课时91:动态逻辑的功耗 课时92:电荷泄漏 课时93:电荷共享 课时94:电容耦合 课时95:组合逻辑类型的选择 课时96:时序逻辑和时序单元 课时97:双稳态原理 课时98:锁存器 课时99:主从边沿触发寄存器 课时100:时序参数的定义 课时101:时序参数对同步系统的影响 课时102:动态时序单元 课时103:本章总结 课时104:同步时序 课时105:时钟系统 课时106:时钟偏差 课时107:时钟抖动 课时108:时钟偏差和抖动的来源 课时109:减小时钟偏差和抖动的技术 课时110:时钟树 课时111:时钟技术小结 课时112:数据通路的特点 课时113:数字电路中的加法运算 课时114:静态互补CMOS全加器 课时115:静态互补CMOS全加器 课时116:传输管逻辑全加器 课时117:动态逻辑全加器 课时118:进位选择加法器 课时119:超前进位加法器 课时120:树形加法器 课时121:数字电路中的乘法运算 课时122:部分积产生 课时123:部分积累加 课时124:乘法器小结 课时125:本章小结 课程介绍共计125课时,1天5小时40分56秒 数字超大规模集成电路设计 清华大学 李翔宇 《数字大规模集成电路》是讲授数字大规模集成电路基础理论和知识的微电子专业研究生基础课,既是微电子专业学生的核心课程也是供电类专业学生学习数字集成电路设计的基础课程。课程以纳米和深亚微米CMOS工艺条件、系统级集成水平下的数字电路原理和设计技术为主要内容,具体包括器件和互连线的特性与模型、数字VLSI的关键指标与优化方法,常见逻辑类型、基本功能单元、重要片内子系统(时钟、电源网络)的工作原理和设计方法等。通过这门课的学习你可以理解如何用MOS管实现复杂的数字芯片、真正的数字集成电路和理想的数字电路之间有哪些差别、芯片的速度、功耗、鲁棒性、成本等方面的特性与哪些因素有关、又如何优化。 上传者:Lemontree 猜你喜欢 MIPI物理层测试(下) 模拟精英—与业内专家面对面互联1 TI 毫米波雷达在汽车领域的最新应用 跟随格兰特 • 今原,探秘机器人与人类如何共处 TI 超声气体流量计量创新方案 一分钟了解智能家居发展史(视频) 内存接口的检验和调试 采用Enpirion Power SoC DC-DC转换器轻松进行设计 热门下载 浅谈检测/校准用软件的可靠性验证 基于C8051F激光器驱动电源仿真与设计 8098单片机与免提语音芯片MC34118的接口 AVR单片机+CPLD体系在测频电路中的应用 Altium Designer原理图库 接口器件.SchLib 模块原理图 MK_可编程设计范例大全.pdf 各种排序算法的比较 Sprint-Layout V5.0免安装中文版 JIS K0128-2000 Testing methods for pesticides in industrial water and waste water.pdf 热门帖子 MSP430是否可用于工业控制? 输出:40路,输入:20路,都是开关量,变量较多,需大8K的RAM。如何选片?MSP430是否可用于工业控制?选择MSP430F5438吧!这个货源多,RAM有16K,IO口P1~P10,每组8个,还有P11口3个,PJ口4个。内部资源也很丰富。工控效果我觉得不如5V单片机可靠430就是工业级的单片机吧?楼主的问题有两个层面的意思:1、430可以用于工控。2、430能否适用于你的工控需要,需要仔细挑选。分析得很精辟!支持5楼,全面,准确。五楼的 trueve 求救: 如何在线联机调试WinCE 内核? 各位大侠,本人想联机调试WinCE内核。目标机是基于x86的嵌入式系统,开发机是普通PC.因为需要修改一下驱动程序,所以想联机调试内核。可是遇到了困难。将eboot.bin文件先拷贝到目标机上,然后目标机启动,之后目标机与开发机无法链接起来。求助,各位高手能否介绍一下联机调试内核的过程!!求救:如何在线联机调试WinCE内核? wq1127 串口发数据的一个问题,发数据用了break怎么还是跳不出来? /********************************************************************************标题:串口通信**作者:麒麟刀*功能:发送两个数,发完结束。********************************************************************************/#includereg52.hu 麒麟刀 求助,想不通快要崩溃了 新手求教。(芯片ep9315,环境:wince5.0)我的主程序里有三个线程在跑:线程1做好了,是串口指令的收发;线程2,3还没写好,一直在死循环,准备用于ad数据的采集和储存。平时串口的收发正常,当我创建一个全局变量a(其他亦如此)时,会出现串口收不到指令的现象;这个全局变量a用于线程2中死循环的退出if(a==1){break;};初始化时a=0,同时也创建线程1、2、3;当线程1收到“stop”指令时,令a=1。删掉这个全局变量和相关语句就一切又正常了。不知道是不是程序死了,但主程序 63745006 【Espier FPGA VHDL学习帖】第16帖 Buffer 【EspierFPGAVHDL学习帖】第16帖BufferBUFFER模式从本质上将仍是OUT模式只是在内部结构中具有将输出至外端口的信号回读的功能即允许内部回读输出的信号,即允许反馈如计数器的设计可将计数器输出的计数信号回读以作下一计数值的初值与INOUT模式相比显然BUFFER的区别在于回读输 常见泽1 《Linux内核深度解析》--内存管理 本篇梳理阅读笔记学习内存管理章节。内存管理架构内存管理架构分为用户空间、内核空间和硬件三个层面。用户空间应用程序使用malloc()申请内存,使用free()释放内存。这个是我们很熟悉经常用到的,通常是配对使用。内核空间内核空间的基本功能虚拟内存管理负责从进程的虚拟地址空间分配虚拟页,sys_brk用来扩大或收缩堆,sys_mmap用来在内存映射区域分配虚拟页,sys_munmap用来释放虚拟页。内核使用延迟分配物理内存的 dirty 网友正在看 DS18B20温度传感器实验--实验现象 Technology Mapping Basics 拉普拉斯变换(一) 第十章 第1讲 图像的合成(王元全主讲) 传感器与测试技术的发展趋势 无感FOC冰箱 回溯搜索的前向检查及约束传播 Orcad软件中Title Block中的原理图页数如何进行增加呢?