本课程为精品课,您可以登录eeworld继续观看: 虚假翻转继续观看 课时1:集成电路技术的意义 课时2:开关和逻辑 课时3:静态互补CMOS逻辑原理 课时4:静态互补CMOS逻辑门的设计和本节小结 课时5:集成电路工艺 课时6:集成电路版图 课时7:Scaling Down 课时8:MOS管原理 课时9:阈值电压 课时10:MOS管的基本电流方程 课时11:沟道长度调制效应 课时12:速度饱和 课时13:MOS管的手工分析模型 课时14:MOS管的电容 课时15:体效应 课时16:短沟效应、DIBL和本节小结 课时17:亚阈值电流 课时18:栅氧漏电流 课时19:扩散区pn结漏电流 课时20:栅极感应漏端漏电与本节小结 课时21:MOS管的温度特性 课时22:电压传输特性 课时23:VTC分析方法 课时24:开关阈值电压与本节小结 课时25:单级噪声容限 课时26:电压传输特性的稳定性 课时27:多级噪声容限及本节小结 课时28:复杂逻辑门的静态特性 课时29:用于延时分析的反相器模型 课时30:反相器的驱动电阻 课时31:反相器的负载电容 课时32:门延时的组成 课时33:反相器延时的设计准则 课时34:复杂逻辑门的驱动电阻 课时35:大扇入逻辑门的尺寸设计 课时36:考虑内部节点电容的延时模型 课时37:复杂逻辑门延时与输入图形的关系 课时38:逻辑门延时模型 课时39:本征延时 课时40:努力延时 课时41:关键路径 课时42:固定级数时的逻辑路径的尺寸优化 课时43:级数可变时逻辑路径的尺寸优化 课时44:逻辑路径尺寸优化方法小结 课时45:电路级优化 课时46:逻辑结构优化 课时47:本章总结 课时48:集成电路的功耗问题 课时49:逻辑门电容充电功耗模型 课时50:开关活动性 课时51:虚假翻转 课时52:直流通路引起的功耗和本节小结 课时53:CMOS逻辑门的静态功耗分量 课时54:亚阈值漏电流功耗 课时55:堆叠效应 课时56:本节小结 课时57:功耗优化指标 课时58:电源电压优化 课时59:VDD-尺寸的联合优化 课时60:VDD-VT联合优化 课时61:集成电路中的导线 课时62:互连线的寄生电容 课时63:互连线的寄生电阻 课时64:电感的影响和寄生效应小结 课时65:集总电容模型 课时66:分布rc模型 课时67:考虑互连线延时的电路延时 课时68:互连线延时的优化 课时69:电容串扰及其影响 课时70:克服电容串扰的方法 课时71:IR Drop 课时72:L(didt) 课时73:互连线的信号完整性小结 课时74:互连线的Scaling Down 课时75:组合逻辑 课时76:静态互补CMOS逻辑的特点 课时77:伪NMOS逻辑门的静态特性 课时78:伪NMOS逻辑门的传播延时 课时79:伪NMOS逻辑门的功耗与特点 课时80:差分串联电压开关逻辑 课时81:传输管逻辑的工作原理 课时82:传输管逻辑的延时和功耗 课时83:电平恢复技术 课时84:低阈值传输管 课时85:CMOS传输门 课时86:传输管逻辑信号的完整性问题 课时87:动态逻辑 课时88:动态逻辑基本原理 课时89:串联动态门 课时90:动态逻辑的速度 课时91:动态逻辑的功耗 课时92:电荷泄漏 课时93:电荷共享 课时94:电容耦合 课时95:组合逻辑类型的选择 课时96:时序逻辑和时序单元 课时97:双稳态原理 课时98:锁存器 课时99:主从边沿触发寄存器 课时100:时序参数的定义 课时101:时序参数对同步系统的影响 课时102:动态时序单元 课时103:本章总结 课时104:同步时序 课时105:时钟系统 课时106:时钟偏差 课时107:时钟抖动 课时108:时钟偏差和抖动的来源 课时109:减小时钟偏差和抖动的技术 课时110:时钟树 课时111:时钟技术小结 课时112:数据通路的特点 课时113:数字电路中的加法运算 课时114:静态互补CMOS全加器 课时115:静态互补CMOS全加器 课时116:传输管逻辑全加器 课时117:动态逻辑全加器 课时118:进位选择加法器 课时119:超前进位加法器 课时120:树形加法器 课时121:数字电路中的乘法运算 课时122:部分积产生 课时123:部分积累加 课时124:乘法器小结 课时125:本章小结 课程介绍共计125课时,1天5小时40分56秒 数字超大规模集成电路设计 清华大学 李翔宇 《数字大规模集成电路》是讲授数字大规模集成电路基础理论和知识的微电子专业研究生基础课,既是微电子专业学生的核心课程也是供电类专业学生学习数字集成电路设计的基础课程。课程以纳米和深亚微米CMOS工艺条件、系统级集成水平下的数字电路原理和设计技术为主要内容,具体包括器件和互连线的特性与模型、数字VLSI的关键指标与优化方法,常见逻辑类型、基本功能单元、重要片内子系统(时钟、电源网络)的工作原理和设计方法等。通过这门课的学习你可以理解如何用MOS管实现复杂的数字芯片、真正的数字集成电路和理想的数字电路之间有哪些差别、芯片的速度、功耗、鲁棒性、成本等方面的特性与哪些因素有关、又如何优化。 上传者:Lemontree 猜你喜欢 模拟IC设计全局观 Microchip模拟和接口产品树形导览(上) ADI在线研讨会:工业设计中用于降低功耗和减少有害热事件的设计技术 采用TI的串联电容降压转换器进行设计 电子封装中的力学 Atmel软件框架:软件设计过程范例 通过OpenCL实现光流程和行人检测 嵌入式Linux内核裁减与移植 热门下载 PXA255处理器在WinCE系统下的BootLoader的设计与实现 飞思科技的书不错 Pspice电子线路仿真设计教程.pdf 更新树莓派固件方法 Verilog编码与综合中的非阻塞性赋值 基于低频变频原理的互感器综合特性测试仪研制 一种高精度失真度测量仪的研制 Linux系统下CAN总线通信的设计及实现 ARM培训资料 无刷直流电机控制系统-夏长亮.pdf 热门帖子 信号,变量,常量之间赋值的比较 大家帮我看看下面的代码编译出错,问题找不出来,多谢指教libraryieee;useieee.std_logic_1164.all;useieee.std_logic_arith.all;useieee.std_logic_unsigned.all;ENTITYRGBdianpingshiyanisPORT(CLK1:INSTD_LOGIC;RESET:INSTD_LOGIC;RO:outstd_logic_ gz475514589 刚开机程序有误,跑上一阵就正常了,求思路。 M430f149跑程序,IO口模拟串口,刚开始的时候数据总是和规定的不符,但是跑上2,3分钟后,就与规定的相符,可以实现工作的需求了。很奇怪。。求高手给个思路,谢谢了。。刚开机程序有误,跑上一阵就正常了,求思路。为什么不用自带的串口呢?时钟源是不是用的DCO?假设是DCO,我是这样猜想的:是DCO上电开始芯片处于冷状态,DCO输出时钟未达标准时钟。运行一段时间后DCO稳定输出,波特率正常,数据正常。。。。。。太感谢了。。。。。。其实一开始我觉的是芯片中存在干扰的问题,但是后来 hider stm32学习(3)--GPIO STM32的IO口可以由软件配置成8种模式:1、输入浮空2、输入上拉3、输入下拉4、模拟输入5、开漏输出6、推挽输出7、推挽式复用功能8、开漏复用功能每个IO口可以自由编程,单IO口寄存器必须要按32位字被访问。STM32的很多IO口都是5V兼容的,这些IO口在与5V电平的外设连接的时候很有优势,具体哪些IO口是5V兼容的,可以从该芯片的数据手册管脚描述章节查到(I/OLevel标FT的就是5V电平兼容的)。STM32的每个IO端口都有7个寄存器来控制。他们分别是:配置模式 tzzhuang 新手求助:定时器可以在中断过程中修改中断时间吗?? 我想用timeB中断,开始的时候中断时间控制在1024,下一个中断时间控制在2048,然后不断的反复。我试着在中断中修改中断时间,#pragmavector=TIMERB0_VECTOR__interruptvoidTimer_B(void){P3OUT^=0x10;if(c(外部定义的)%2==0) TBCCR0=1000;else TBCCR0=4000;}但是好像没有什么效果,,请问各位,如果要改的话应该怎么 aahellaa DaVinci平台RoadMap 上图为TI DaVinci处理器家族的Roadmap其中 DM37xx及DMLP(低功耗)系列,在中国区划归Sitara产品线负责DaVinci平台RoadMap liling 近期基于TI处理器强机(手机) 基于OMAP3630处理器手机:1.NokiaN9,N9502.MotoME722,ME811,Droid2,DroidX,Defy3.SamsungGalaxyS(I9003)还有i90084.Coolpad88115.LGOptimusMachLU3000...这里重点要介绍的是Nokia的N9,3630+Meego程序流畅程度竟然超过了采用CortexA9双核1GHz处理器+Android的手机。可见软件的作用是多么的巨大。 liling 网友正在看 Verilog行为仿真 数据挖掘系统 手把手教你学51单片机与Proteus第五讲数码管的静态,动态显示原理与编程上 气相外延-1硅工艺 I2C实验-AP3216C简介与程序编写 CT-FS 性質 - 9_範例 - 利用 CT-FS 性質求得 CT-FS 係數 电路分析基础 窗口比较器与集成比较器