- 本课程为精品课,您可以登录eeworld继续观看:
- 动态时序单元
- 继续观看
课时1:集成电路技术的意义
课时2:开关和逻辑
课时3:静态互补CMOS逻辑原理
课时4:静态互补CMOS逻辑门的设计和本节小结
课时5:集成电路工艺
课时6:集成电路版图
课时7:Scaling Down
课时8:MOS管原理
课时9:阈值电压
课时10:MOS管的基本电流方程
课时11:沟道长度调制效应
课时12:速度饱和
课时13:MOS管的手工分析模型
课时14:MOS管的电容
课时15:体效应
课时16:短沟效应、DIBL和本节小结
课时17:亚阈值电流
课时18:栅氧漏电流
课时19:扩散区pn结漏电流
课时20:栅极感应漏端漏电与本节小结
课时21:MOS管的温度特性
课时22:电压传输特性
课时23:VTC分析方法
课时24:开关阈值电压与本节小结
课时25:单级噪声容限
课时26:电压传输特性的稳定性
课时27:多级噪声容限及本节小结
课时28:复杂逻辑门的静态特性
课时29:用于延时分析的反相器模型
课时30:反相器的驱动电阻
课时31:反相器的负载电容
课时32:门延时的组成
课时33:反相器延时的设计准则
课时34:复杂逻辑门的驱动电阻
课时35:大扇入逻辑门的尺寸设计
课时36:考虑内部节点电容的延时模型
课时37:复杂逻辑门延时与输入图形的关系
课时38:逻辑门延时模型
课时39:本征延时
课时40:努力延时
课时41:关键路径
课时42:固定级数时的逻辑路径的尺寸优化
课时43:级数可变时逻辑路径的尺寸优化
课时44:逻辑路径尺寸优化方法小结
课时45:电路级优化
课时46:逻辑结构优化
课时47:本章总结
课时48:集成电路的功耗问题
课时49:逻辑门电容充电功耗模型
课时50:开关活动性
课时51:虚假翻转
课时52:直流通路引起的功耗和本节小结
课时53:CMOS逻辑门的静态功耗分量
课时54:亚阈值漏电流功耗
课时55:堆叠效应
课时56:本节小结
课时57:功耗优化指标
课时58:电源电压优化
课时59:VDD-尺寸的联合优化
课时60:VDD-VT联合优化
课时61:集成电路中的导线
课时62:互连线的寄生电容
课时63:互连线的寄生电阻
课时64:电感的影响和寄生效应小结
课时65:集总电容模型
课时66:分布rc模型
课时67:考虑互连线延时的电路延时
课时68:互连线延时的优化
课时69:电容串扰及其影响
课时70:克服电容串扰的方法
课时71:IR Drop
课时72:L(didt)
课时73:互连线的信号完整性小结
课时74:互连线的Scaling Down
课时75:组合逻辑
课时76:静态互补CMOS逻辑的特点
课时77:伪NMOS逻辑门的静态特性
课时78:伪NMOS逻辑门的传播延时
课时79:伪NMOS逻辑门的功耗与特点
课时80:差分串联电压开关逻辑
课时81:传输管逻辑的工作原理
课时82:传输管逻辑的延时和功耗
课时83:电平恢复技术
课时84:低阈值传输管
课时85:CMOS传输门
课时86:传输管逻辑信号的完整性问题
课时87:动态逻辑
课时88:动态逻辑基本原理
课时89:串联动态门
课时90:动态逻辑的速度
课时91:动态逻辑的功耗
课时92:电荷泄漏
课时93:电荷共享
课时94:电容耦合
课时95:组合逻辑类型的选择
课时96:时序逻辑和时序单元
课时97:双稳态原理
课时98:锁存器
课时99:主从边沿触发寄存器
课时100:时序参数的定义
课时101:时序参数对同步系统的影响
课时102:动态时序单元
课时103:本章总结
课时104:同步时序
课时105:时钟系统
课时106:时钟偏差
课时107:时钟抖动
课时108:时钟偏差和抖动的来源
课时109:减小时钟偏差和抖动的技术
课时110:时钟树
课时111:时钟技术小结
课时112:数据通路的特点
课时113:数字电路中的加法运算
课时114:静态互补CMOS全加器
课时115:静态互补CMOS全加器
课时116:传输管逻辑全加器
课时117:动态逻辑全加器
课时118:进位选择加法器
课时119:超前进位加法器
课时120:树形加法器
课时121:数字电路中的乘法运算
课时122:部分积产生
课时123:部分积累加
课时124:乘法器小结
课时125:本章小结
课程介绍共计125课时,1天5小时40分56秒