本课程为精品课,您可以登录eeworld继续观看: 时钟偏差和抖动的来源继续观看 课时1:集成电路技术的意义 课时2:开关和逻辑 课时3:静态互补CMOS逻辑原理 课时4:静态互补CMOS逻辑门的设计和本节小结 课时5:集成电路工艺 课时6:集成电路版图 课时7:Scaling Down 课时8:MOS管原理 课时9:阈值电压 课时10:MOS管的基本电流方程 课时11:沟道长度调制效应 课时12:速度饱和 课时13:MOS管的手工分析模型 课时14:MOS管的电容 课时15:体效应 课时16:短沟效应、DIBL和本节小结 课时17:亚阈值电流 课时18:栅氧漏电流 课时19:扩散区pn结漏电流 课时20:栅极感应漏端漏电与本节小结 课时21:MOS管的温度特性 课时22:电压传输特性 课时23:VTC分析方法 课时24:开关阈值电压与本节小结 课时25:单级噪声容限 课时26:电压传输特性的稳定性 课时27:多级噪声容限及本节小结 课时28:复杂逻辑门的静态特性 课时29:用于延时分析的反相器模型 课时30:反相器的驱动电阻 课时31:反相器的负载电容 课时32:门延时的组成 课时33:反相器延时的设计准则 课时34:复杂逻辑门的驱动电阻 课时35:大扇入逻辑门的尺寸设计 课时36:考虑内部节点电容的延时模型 课时37:复杂逻辑门延时与输入图形的关系 课时38:逻辑门延时模型 课时39:本征延时 课时40:努力延时 课时41:关键路径 课时42:固定级数时的逻辑路径的尺寸优化 课时43:级数可变时逻辑路径的尺寸优化 课时44:逻辑路径尺寸优化方法小结 课时45:电路级优化 课时46:逻辑结构优化 课时47:本章总结 课时48:集成电路的功耗问题 课时49:逻辑门电容充电功耗模型 课时50:开关活动性 课时51:虚假翻转 课时52:直流通路引起的功耗和本节小结 课时53:CMOS逻辑门的静态功耗分量 课时54:亚阈值漏电流功耗 课时55:堆叠效应 课时56:本节小结 课时57:功耗优化指标 课时58:电源电压优化 课时59:VDD-尺寸的联合优化 课时60:VDD-VT联合优化 课时61:集成电路中的导线 课时62:互连线的寄生电容 课时63:互连线的寄生电阻 课时64:电感的影响和寄生效应小结 课时65:集总电容模型 课时66:分布rc模型 课时67:考虑互连线延时的电路延时 课时68:互连线延时的优化 课时69:电容串扰及其影响 课时70:克服电容串扰的方法 课时71:IR Drop 课时72:L(didt) 课时73:互连线的信号完整性小结 课时74:互连线的Scaling Down 课时75:组合逻辑 课时76:静态互补CMOS逻辑的特点 课时77:伪NMOS逻辑门的静态特性 课时78:伪NMOS逻辑门的传播延时 课时79:伪NMOS逻辑门的功耗与特点 课时80:差分串联电压开关逻辑 课时81:传输管逻辑的工作原理 课时82:传输管逻辑的延时和功耗 课时83:电平恢复技术 课时84:低阈值传输管 课时85:CMOS传输门 课时86:传输管逻辑信号的完整性问题 课时87:动态逻辑 课时88:动态逻辑基本原理 课时89:串联动态门 课时90:动态逻辑的速度 课时91:动态逻辑的功耗 课时92:电荷泄漏 课时93:电荷共享 课时94:电容耦合 课时95:组合逻辑类型的选择 课时96:时序逻辑和时序单元 课时97:双稳态原理 课时98:锁存器 课时99:主从边沿触发寄存器 课时100:时序参数的定义 课时101:时序参数对同步系统的影响 课时102:动态时序单元 课时103:本章总结 课时104:同步时序 课时105:时钟系统 课时106:时钟偏差 课时107:时钟抖动 课时108:时钟偏差和抖动的来源 课时109:减小时钟偏差和抖动的技术 课时110:时钟树 课时111:时钟技术小结 课时112:数据通路的特点 课时113:数字电路中的加法运算 课时114:静态互补CMOS全加器 课时115:静态互补CMOS全加器 课时116:传输管逻辑全加器 课时117:动态逻辑全加器 课时118:进位选择加法器 课时119:超前进位加法器 课时120:树形加法器 课时121:数字电路中的乘法运算 课时122:部分积产生 课时123:部分积累加 课时124:乘法器小结 课时125:本章小结 课程介绍共计125课时,1天5小时40分56秒 数字超大规模集成电路设计 清华大学 李翔宇 《数字大规模集成电路》是讲授数字大规模集成电路基础理论和知识的微电子专业研究生基础课,既是微电子专业学生的核心课程也是供电类专业学生学习数字集成电路设计的基础课程。课程以纳米和深亚微米CMOS工艺条件、系统级集成水平下的数字电路原理和设计技术为主要内容,具体包括器件和互连线的特性与模型、数字VLSI的关键指标与优化方法,常见逻辑类型、基本功能单元、重要片内子系统(时钟、电源网络)的工作原理和设计方法等。通过这门课的学习你可以理解如何用MOS管实现复杂的数字芯片、真正的数字集成电路和理想的数字电路之间有哪些差别、芯片的速度、功耗、鲁棒性、成本等方面的特性与哪些因素有关、又如何优化。 上传者:Lemontree 猜你喜欢 无刷电机教程 LDO(Low Dropout Linear Regulator) 低压差线性稳压器 TI 车载娱乐及仪表电源解决方案 蓝牙红外 研讨会 : 英特尔® FPGA 深度学习加速技术 赛灵思培训资源介绍 matlab机器学习(英语中字) 开关模式电源转换器补偿简单易行 热门下载 电源入门小知识 微机原理与接口技术课程设计题目详细要求 一种模拟电路故障诊断方法 物联网汇总 Telit-GSM-GPRS-CDMA-WCDMA-Modu 华为硬件工程师手册 MFRC522中文手册 实用电子元器件与电路基础 (施瓦茨) 10个常见的镜头术语 ANTENNA NEAR FIELD 热门帖子 【设计工具】basys2的板卡资料 下面是内容所有的资料:这个具体一个的部分内容:【设计工具】basys2的板卡资料顶顶顶顶顶!顶顶顶顶顶!痛苦的英文。。。。我也有个。。英文的。。诶。。。很不错呦~~:pleased:看看看看你 fuli247012412 第四周庆科Open1081使用心得WIFI基本Demo测试 本帖最后由天之玄幻于2014-11-2400:27编辑 Wifi测试:1.打开工程Demo1_WiFi_Link,通过Jlink下载程序,串口打印出附近wifi信息如下:StartscanconnecttoChinaNet-D6Ca.....Find19APs:SSID:LENOVO-PC_Network_1,Signal:52%SSID:ZYQzyq520,Signal:52%SSID:TP-LINK_788368,S 天之玄幻 数码管发光暗,是因为扫描频率低吗? 数码管发光暗,是因为扫描频率低吗?还有第一位数码管为什么特别亮呢,从硬件原理解释一下,谢谢!数码管发光暗,是因为扫描频率低吗?应该是你程序上的问题,扫瞄时间不均等哈普中的51开发板大学时代第一块开发板至今还收藏着你把最后一位显示个1看看slotg发表于2014-11-2111:05应该是你程序上的问题,扫瞄时间不均等 但是我把排线调换一下位置,还是那一位最亮qq849682862发表于2014-11-2111:13哈普中的51开发板 setupsong 【X-Nucleo心得】收到X-NUCLEO-IDB04A1并安装MDK 本帖最后由ddllxxrr于2014-11-2310:22编辑 收到了X-NUCLEO-IDB04A1,上照片哈:来时的包装:反面,还是意大利货正面:由于本人的电脑装的是MDK4.72没有这款芯片,所以我就升到了MDK5了也下了,st的那个开发包:里边有个DEMO的例程。编译了一下。通过并下进了板子:【X-Nucleo心得】收到X-NUCLEO-IDB04A1并安装MDK很不错啊。不错不错好东西啊楼主可以好好玩了啊 ddllxxrr 关于DS18B20串联问题 将多个DS18B20串联在一起,该如何按地址读取对应的温度呢?关于DS18B20串联问题没有弄过,网上找了一个程序,你参考一下呗。其实你可以自己去找的看看单总线协议。是并联不是串联,具体看器件手册和一线总线协议文档。只能串联不能并联。那至少得先把单个ds18b20的64位id码先读出来吧。ahshmj发表于2014-3-721:18只能串联不能并联。 那你倒是说说怎么个“串联”。注意“串联”和“并联”的定义。并联——所有器件的同名端都连接在一起。串 742206806 DDR3 读写 各位大神,我在做一个用到DDR3的FPGA应用,我用的是lattice的FPGA,生成的DDRip核本来应该用差分的时钟但是我给它设置成差分的IO_TYPE后ddrip核就不工作了,这是怎么回事?我的输入时钟幅值1.2v频率62.25MHz,这样行吗?DDR3读写 打破传统 网友正在看 1.1.1_企业网络架构介绍 电阻电路的一般分析(二) 运算放大器基础入门培训教程 计算机控制技术 系统的状态响应和输出响应(一) USB总线(1) 电机驱动器控制模块参考设计 燃料电池发电系统建模